5．5　EDA开发综合实例1：Modelsim的使用
5．5．1　门级（结构）风格的描述
5．5．2　数据流风格的描述
5．5．3　行为风格的描述
5．5．4　混合风格的描述
5．5．5　编写测试平台
5．5．6　在Modelsim中进行仿真
5．6　EDA开发综合实例2：Libero IDE完整设计流程
5．6．1　真值表
5．6．2　逻辑表达式
5．6．3　用Verilog描述2-4译码器
5．6．4　编写测试平台
5．6．5　FPGA开发完整流程
5．7　EDA开发综合实例3：SmartDesign的使用
5．7．1　使用半加器构造全加器
5．7．2　与现有的全加器对比
5．7．3　改造为2位串行进位加法器
5．7．4　调用IP核创建2位串行进位加法器
5．8　本章小结
第6章　基于EDA的组合电路设计、综合及验证
6．1　基本逻辑门电路
6．1．1　基本逻辑门电路的Verilog设计
6．1．2　基本逻辑门电路的综合
6．1．3　测试平台设计
6．1．4　基本逻辑门电路的验证
6．2　编码器
6．2．1　8-3编码器（一）
6．2．2　8-3编码器（二）
6．2．3　8-3编码器（三）
6．2．4　74HC148设计
6．3　译码器
6．3．1　3-8译码器（一）
6．3．2　3-8译码器（二）
6．3．3　扩展型4511设计
6．4　数据选择器
6．4．1　4选1数据选择器（一）
6．4．2　4选1数据选择器（二）
6．4．3　4选1数据选择器（三）
6．4．4　4选1数据选择器（四）
6．5　数值比较器
6．5．1　4位数值比较器（一）
6．5．2　4位数值比较器（二）
6．5．3　74HC85设计
6．6　加法器
6．6．1　1位半加器（一）
6．6．2　1位半加器（二）
6．6．3　1位半加器（三）
6．6．4　1位全加器（一）
6．6．5　1位全加器（二）
6．6．6　1位全加器（三）
6．6．7　4位串行（行波）进位加法器（一）
6．6．8　4位串行进位加法器（二）
6．6．9　4位超前进位加法器
6．7　乘法器
6．7．1　无符号4位乘法器
6．7．2　有符号4位乘法器
6．8　组合逻辑电路的竞争冒险问题
6．8．1　竞争冒险分析
6．8．2　竞争冒险的解决
6．8．3　更进一步的分析
6．9　组合逻辑电路的综合性实例
6．9．1　实例一：补码生成电路
6．9．2　实例二：有符号数的比较电路设计
6．9．3　实例三：有符号数的加法电路设计
6．9．4　实例四：八位二进制数转换为十进制数电路设计
6．9．5　实例五：编码器扩展电路设计
习题
第7章　基于EDA的时序电路设计、综合及验证
7．1　锁存器
7．1．1　RS锁存器（基本）一
7．1．2　RS锁存器（基本）二
7．1．3　门控D锁存器一
7．1．4　门控D锁存器二
7．1．5　带清零D锁存器一
7．1．6　带清零D锁存器二
7．2　触发器
7．2．1　D触发器一
7．2．2　D触发器二（异步清零边沿触发）
7．2．3　D触发器三（同步清零边沿触发型）
7．2．4　JK触发器
7．2．5　RS触发器
7．2．6　T触发器（异步清零）
7．3　寄存器
7．3．1　基本寄存器一
7．3．2　基本寄存器二（异步清零异步置1）
7．3．3　移位寄存器一（并入并出单向左移）
7．3．4　移位寄存器二（并入串出单向左移）
7．3．5　移位寄存器三（串入并出单向左移）
7．3．6　移位寄存器四（串入串出单向移位）
7．4　寄存器传输
7．4．1　基本概念
7．4．2　微操作种类
7．4．3　单寄存器微操作
7．5　计数器
7．5．1　计数器一（四位二进制加法）
7．5．2　计数器二（带置数）
7．5．3　74HC161设计
7．6　有限状态机
7．6．1　有限状态机概述
7．6．2　有限状态机的设计方法
7．6．3　基于状态转换图（STG）的FSM设计实例
7．6．4　基于算法状态图（ASM）的FSM设计实例
7．6．5　状态机设计总结
7．7　时序逻辑电路的综合性实例
7．7．1　实例一：计数器数码管显示电路设计
7．7．2　实例二：4位数码管动态扫描显示电路的设计
7．7．3　实例三：交通灯控制器
7．7．4　实例四：键盘扫描器和编码器
7．7．5　实例五：短跑计时器
习题
第8章　数字逻辑的综合
8．1　关于综合的再介绍
8．1．1　逻辑综合
8．1．2　RTL综合
8．1．3　高级综合
8．2　Verilog HDL基本语句的综合
8．2．1连续性赋值语句
8．2．2过程赋值语句的综合
8．2．3逻辑运算符的综合
8．2．4算术运算符的综合
8．2．5关系运算符的综合
8．2．6移位（shift）运算符的综合
8．2．7　位选择综合
8．2．8条件表达式的综合
8．2．9　always语句的综合
8．2．10　if语句的综合
8．2．11　case语句的综合
8．2．12循环语句的综合
8．2．13　函数的综合
8．2．14任务的综合
8．2．15任意值/高阻的综合
8．2．16　锁存器的综合
8．3　可综合问题
参考文献

数字逻辑与EDA设计 作者简介

1986、9-1990、7 广州华南理工大学自动化系本科 1990、7-1993、4 广州华南理工大学自动化系硕士 1993、5至今 广州广东工业大学计算机学院任教 纵向、横向科研项目累计人民币伍佰万元，2002、2003连续获得佛山市科技进步三等奖。主持编写 《数字逻辑与EDA设计》《数字逻辑与EDA设计实验指导书》

 2/3   首页 上一页 1 2 3 下一页 尾页

教材 研究生/本科/专科教材 工学

在线阅读