5.1.7 生成语句
5.1.8 generic参数传递映射语句及其使用方法
5.1.9 数据类型定义语句
5.1.10 vhdl的存储器描述
5.1.11 信号属性及属性函数
5.2 vhdl运算操作符
5.2.1 逻辑操作符
5.2.2 关系操作符
5.2.3 算术操作符
5.2.4 省略赋值操作符
5.3 keep属性应用
5.4 signalprobe使用方法
习题
实验与设计
实验5-1 8位加法器设计实验
实验5-2 高速硬件除法器设计
实验5-3 移位相加型8位硬件乘法器设计
实验5-4 基于vhdl代码的频率计设计
实验5-5 vga彩条信号显示控制电路设计
第6章 lpm宏模块应用
6.1 lpm计数器模块调用
6.1.1 计数器模块文本的调用与参数设置
6.1.2 创建工程与仿真测试
6.2 乘法器的vhdl代码表述和相关属性设置
6.3 lpm 随机存储器的设置和调用
6.3.1 存储器初始化文件
6.3.2 lpm_ram的设置和调用
6.3.3 仿真测试ram宏模块
6.3.4 存储器配置文件属性定义和结构设置
6.4 lpm_rom的定制和使用示例
6.4.1 lpm_rom的定制调用和测试
6.4.2 简易正弦信号发生器设计
6.4.3 正弦信号发生器硬件实现和测试
6.5 在系统存储器数据读写编辑器应用
6.6 lpm嵌入式锁相环调用
6.7 in-system sources and probes editor使用方法
6.8 dds实现原理与应用
6.8.1 dds原理
6.8.2 dds信号发生器设计示例
习题
实验与设计
实验6-1 查表式硬件运算器设计
实验6-2 正弦信号发生器设计
实验6-3 dds正弦信号发生器设计
实验6-4 简易逻辑分析仪设计
实验6-5 移相信号发生器设计
实验6-6 vga简单图像显示控制模块设计
实验6-7 am幅度调制信号发生器设计
第7章 vhdl设计深入
7.1 进程中的信号赋值与变量赋值
7.2 含高阻输出的电路设计
7.2.1 三态门设计
7.2.2 双向端口的设计方法
7.2.3 三态总线电路设计
7.3 资源优化
7.3.1 资源共享
7.3.2 逻辑优化
7.3.3 串行化
7.4 速度优化
7.4.1 流水线设计
7.4.2 关键路径法
7.5 仿真延时
7.5.1 固有延时
7.5.2 传输延时
7.5.3 仿真δ
习题
实验与设计
实验7-1 4x4阵列键盘键信号检测电路设计
实验7-2 乐曲硬件演奏电路设计
实验7-3 ps2键盘控制模型电子琴电路设计
实验7-4 直流电机综合测控系统设计
实验7-5 spwm脉宽调制控制系统设计
实验7-6 vga动画图像显示控制电路设计
第8章 vhdl状态机设计与应用
8.1 vhdl状态机的一般形式
8.1.1 状态机的特点与优势
8.1.2 vhdl状态机的一般结构
8.1.3 状态机设计初始约束与表述
8.2 moore型状态机的设计
8.2.1 多进程状态机
8.2.2 序列检测器之状态机设计
8.3 mealy型状态机的设计
8.4 状态编码
8.4.1 直接输出型编码
8.4.2 顺序编码
8.4.3 一位热码状态编码
8.4.4 状态编码设置
8.5 安全状态机设计
8.5.1 程序直接导引法
8.5.2 状态编码监测法
8.5.3 借助eda优化控制工具生成安全状态机
习题
实验与设计
实验8-1 序列检测器设计
实验8-2 并行adc采样控制电路实现与硬件验证
实验8-3 数据采集模块设计
实验8-4 五功能智能逻辑笔设计
实验8-5 串行adc/dac采样或信号输出控制电路设计
第9章 基于vhdl的实用cpu创新设计
9.1 kx9016的结构与特色
9.2 kx9016基本硬件系统设计
9.2.1 单步节拍发生模块
9.2.2 运算器
9.2.3 比较器
9.2.4 基本寄存器与寄存器阵列组
9.2.5 移位器
9.2.6 程序与数据存储器
9.3 kx9016v1指令系统设计
9.3.1 指令格式
9.3.2 指令操作码
9.3.3 软件程序设计实例
9.3.4 kx9016 v1控制器设计
9.3.5 指令设计实例详解
9.4 kx9016的时序仿真与硬件测试
9.4.1 时序仿真与指令执行波形分析
9.4.2 cpu工作情况的硬件测试
9.5 kx9016应用程序设计实例和系统优化
9.5.1 除法算法及其硬件实现
9.5.2 乘法算法及其硬件实现
9.5.3 kx9016v1的硬件系统优化
习题
实验与设计
实验9-1 16位cpu验证性设计综合实验
实验9-2 新指令设计及程序测试实验
实验9-3 16位cpu的优化设计与创新
实验9-4 cpu创新设计竞赛
第10章 vhdl test bench仿真
10.1 vhdl行为仿真流程
10.2 vhdl测试基准实例
10.3 vhdl test bench测试流程
10.4 vhdl子程序
10.4.1 函数
10.4.2 重载函数
10.4.3 决断函数
10.4.4 过程
10.4.5 重载过程
10.4.6 子程序调用语句
10.4.7 return语句
10.4.8 并行过程调用语句
10.5 vhdl程序包
习题
实验与设计
第11章 dsp buider设计初步
11.1 matlab/dsp builder及其设计流程
11.2 正弦信号发生器设计
11.2.1 建立设计模型
11.2.2 simulink模型仿真
11.2.3 signalcompiler使用方法
11.2.4 使用modelsim进行rtl级仿真
11.2.5 使用quartus ii实现时序仿真
11.2.6 硬件测试与硬件实现
11.3 dsp builder层次化设计
11.4 基于dsp builder的dds设计
11.4.1 dds模块设计
11.4.2 fsk调制器设计
11.4.3 正交信号发生器设计
11.4.4 数控移相信号发生器设计
11.4.5 幅度调制信号发生器设计
11.5 数字编码与译码器设计
11.5.1 伪随机序列
11.5.2 帧同步检出
11.6 hil硬件仿真
习题
实验与设计
实验11-1 利用matlab/dsp builder设计基本电路模块
实验11-2 基于dsp builder的dds应用模型设计
实验11-3 编译码器设计实验
实验11-4 hil硬件环仿真实验
实验11-5 dsp builder状态机应用实验
第12章 dsp builder设计深入
12.1 fir数字滤波器设计
12.1.1 fir滤波器原理
12.1.2 使用dsp builder设计fir滤波器
12.1.3 使用matlab的滤波器设计工具
12.1.4 使用fir ip core设计fir滤波器
12.2 hdl模块插入仿真与设计
12.3 正交幅度调制与解调模型设计
12.4 nco ip核应用
12.5 基于ip的数字编译码器设计
习题
实验与设计
实验12-1 fir数字滤波器设计实验
实验12-2 编译码器与调制解调模块设计实验
实验12-3 hdl import模块应用实验
附录a eda开发系统及相关软硬件

 2/3   首页 上一页 1 2 3 下一页 尾页

教材 研究生/本科/专科教材 工学

在线阅读