5．2．3 延迟确定型FPGA
5．2．4 多路开关型ＦＰＧＡ
5．3 ＨＤＰＬＤ编程技术
5．3．1 在系统可编程技术
5．3．2 在电路配置(重构)技术
5．3．3 反熔丝（Ａntifuse)编程技术
5．4 ＨＤＰＬＤ开发平台
5．4．1 HDPLD开发系统的基本工作流程
5．4．2 HDPLD开发系统的库函数
5．5 当前常用可编程逻辑器件及其开发工具
5．5．1 Lattice公司的CPLD/FPGA与开发软件
5．5．2 Altera公司的CPLD/FPGA及开发工具
5．5．3 Xilinx公司的CPLD/FPGA和开发平台
5．5．4 用于CPLD/FPGA的IP核
习题5 ?
第6章 采用ＨＤＰＬＤ设计数字系统实例
6．1 高速并行乘法器的设计
6．1．1 算法设计和结构选择
6．1．2 器件选择
6．1．3 设计输入 ?
6．1．4 芯片引脚定义
6．1．5 逻辑仿真
6．1．6 目标文件产生和器件下载
6．2 十字路口交通管理器的设计
6．2．1 交通管理器的功能
6．2．2 系统算法设计
6．2．3 设计输入
6．3 九九乘法表系统的设计
6．3．1 系统功能和技术指标
6．3．2 算法设计
6．3．3 数据处理单元的实现?
6．3．4 设计输入
6．3．5 系统的功能仿真
6．4 ＦＩＦＯ（先进先出堆栈）的设计
6．4．1 ＦＩＦＯ的功能 ?
6．4．2 算法设计和逻辑框图
6．4．3 数据处理单元和控制器的设计
6．4．4 设计输入 ?
6．4．5 用VerilogHDL进行设计
6．4．6 仿真验证 ?
6．5 数据采集和反馈控制系统的设计
6．5．1 系统设计要求
6．5．2 设计输入
6．6 ＦＩR有限冲激响应滤波器的设计
6．6．1 FIR结构简介
6．6．2 设计方案和算法结构
6．6．3 模块组成 ?
6．6．4 FIR滤波器的扩展应用
6．6．5 设计输入 ?
6．6．6 设计验证 ?
6．7 UART接口设计
6．7．1 UART组成与帧格式?
6．7．2 顶层模块的描述
6．7．3 发送模块设计
6．7．4 接收模块设计
6．7．5 仿真验证
6．8 简单处理器的设计
6．8．1 系统功能介绍
6．8．2 处理器硬件系统
6．8．3 处理器指令系统
6．8．4 处理器硬件系统的设计和实施
6．8．5 设计输入
6．8．6 系统功能仿真
习题6 ?
第7章 可编程片上系统(SOPC)
7．1 概述?
7．2 基于MicroBlaze软核的嵌入式系统
7．2．1 Xilinx的SOPC技术
7．2．2 MicroBlaze处理器结构
7．2．3 MicroBlaze信号接口
7．2．4 MicroBlaze软硬件设计流程
7．3 基于NiosⅡ软核的SOPC
7．3．1 Altera的SOPC技术
7．3．2 NiosⅡ处理器
7．3．3 Avalon总线架构
7．3．4 NiosⅡ软硬件开发流程
7．4 设计实例 ?
7．4．1 设计要求 ?
7．4．2 运行QuartusⅡ并新建设计工程
7．4．3 创建一个新的SOPCBuilder系统
7．4．4 在SOPCBuilder中定义NiosⅡ系统
7．4．5 在SOPCBiulder中生成NiosⅡ系统
7．4．6 将NiosⅡ系统集成到QuartusⅡ工程中 ?
7．4．7 用NiosⅡIDE开发软件
习题7 ?
第8章 上机实验
实验1 逻辑门实现组合电路
一、实验目的 ?
二、实验内容 ?
三、注意事项
实验2 数据选择器或译码器实现组合电路 ?
一、实验目的
二、实验原理 ?
三、实验内容
四、注意事项 ?
实验3 码制变换器 ?
一、实验目的 ?
二、实验内容 ?
三、注意事项 ?
实验4 序列发生器 ?
一、实验目的 ?
二、实验原理 ?
三、实验内容 ?
四、注意事项
实验5 序列检测器
一、实验目的
二、实验原理 ?
三、实验内容
实验6 控制器的设计 ?
一、实验目的
二、实验原理 ?
三、实验内容 ?
实验7 脉冲分配器
一、实验目的 ?
二、实验原理 ?
三、实验内容 ?
实验8 十字路口交通管理器
一、实验目的
二、实验内容 ?
三、实验要求 ?
实验9 UART接口设计
一、实验目的 ?
二、实验内容
实验10 简单处理器VHDL设计的完成 ?
一、实验目的
二、实验内容
三、实验要求
附录A ＨＤＰＬＤ典型器件介绍
A．1 器件封装形式说明
A．2 Altera公司典型器件
A．3 Xilinx公司典型器件
A．4 Lattice公司典型器件
A．5 Actel公司典型器件
附录B PLD开发软件QuartusⅡ8．0简介
B．1 概述
B．2 用QuartusⅡ进行设计的一般过程

 2/3   首页 上一页 1 2 3 下一页 尾页

工业技术 电子通信 微电子学、集成电路（IC）

在线阅读