纳米级集成电路系统电源完整性分析 本书特色

进入21世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，本书作者以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBMPOWER7 处理器芯片作为实例进行分析，后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。

纳米级集成电路系统电源完整性分析 目录

译者序
原书前言
致谢
作者简介
本书作者及分工
第１章　集成电路电源完整性的重要性１
　１?１　晶体管缩放和电源完整性退化过程１
　　１?１?１　恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）缩放下电源完整性３
　　１?１?２　低功耗设计及电源完整性退化４
　　１?１?３　集成电路中的电源网格噪声５
　　１?１?４　电源完整性退化对Ｉ／Ｏ电路及信号完整性的影响８
　１?２　电源完整性恶化的因素９
　　１?２?１　电源完整性退化对良率的影响９
　　１?２?２　减少电压扩展和增加功率１１
　　１?２?３　制造及封装技术的增强和成本１２
　　１?２?４　设计和验证成本１３
　　１?２?５　不可持续的能源浪费１３
　１?３　参考文献１４
第２章　电源和衬底噪声对电路的影响１５
　２?１　电源噪声和衬底噪声１５
　２?２　路径以及延迟单元和电源噪声１７
　　２?２?１　路径延迟和电源噪声之间的关系１８
　　２?２?２　组合单元延迟２２
　　２?２?３　触发器时间特性２５
　２?３　耦合效应电路级时序分析２８
　　２?３?１　难点２８
　　２?３?２　电源噪声的时间和空间的相关性３０
　　２?３?３　统计噪声模型３２
　　２?３?４　个案分析３４
　２?４　模拟／射频（ＲＦ）电路的噪声影响３７
　　２?４?１　电源噪声３７
　　２?４?２　衬底噪声３９
　２?５　习题４０
　２?６　参考文献４０
第３章　电源完整性中的时钟产生和分布４２
　３?１　时钟延时、偏移以及抖动４２
　３?２　用于时钟树的互连元件４６
　　３?２?１　互连元件的寄生器件４６
　　３?２?２　电感的定义４６
　　３?２?３　电感提取４７
　　３?２?４　互连元件仿真５３
　　３?２?５　专用的感性互连元件５５
　　３?２?６　信号传输时间和电感５８
　３?３　时钟树结构及其仿真６０
　　３?３?１　时钟树结构６０
　　３?３?２　工业级时钟分布网络应用６３
　３?４　电源噪声引起的时钟偏移６４
　　３?４?１　串行电路中的电源噪声６４
　　３?４?２　噪声敏感的时钟分布网络仿真６５
　　３?４?３　在电压Ｖ和温度Ｔ变化的情况下，时钟偏移分析的实例６６
　　３?４?４　与时钟偏移和电源噪声有关的其他工作７１
　３?５　时钟产生７１
　　３?５?１　对与电源完整性有关的锁相环和延迟锁相环的讨论７２
　　３?５?２　锁相环结构７３
　　３?５?３　准则１：将锁相环与噪声进行隔离７４
　　３?５?４　准则２：将单端电路以及物理版图设计为差分形式７６
　　３?５?５　准则３：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、
噪声设计７８
　３?６　数据通信的时钟提取８０
　　３?６?１　开关式鉴相器８０
　　３?６?２　数据恢复延迟锁相环和相位插值器８１
　３?７　总结８１
　３?８　参考文献８１
第４章　Ｉ／Ｏ电路中的信号及电源完整性设计８３
　４?１　引言８３
　４?２　单端Ｉ／Ｏ电路设计８４
目　　录Ⅺ　
　　４?２?１　同步开关输出噪声８４
　　４?２?２　测量的同步开关输出噪声与仿真值的相关性８７
　　４?２?３　片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值８９
　　４?２?４　信号完整性和电源完整性的联合仿真８９
　　４?２?５　从专用集成电路芯片中所见的整体电源分布网络阻抗９３
　　４?２?６　频域内的目标阻抗９５
　　４?２?７　采用依赖于频率目标阻抗的信号衰减估计９８
　４?３　差分Ｉ／Ｏ设计９９
　　４?３?１　差分Ｉ／Ｏ电路的信号完整性建模９９
　　４?３?２　差分传输线、串扰噪声和通孔的影响１００
　　４?３?３　机织玻璃纤维的共模转换１０１
　４?４　三维系统级封装中的电源完整性设计和评估１０５
　　４?４?１　宽总线结构的优势１０６
　　４?４?２　三种层叠芯片和三维系统级封装配置１０７
　　４?４?３　完整的电源分布网络阻抗及其对同步开关输出噪声的影响１１３

 1/3    1 2 3 下一页 尾页

工业技术 机械仪表工业 机械学（机械设计基础理论）

在线阅读