EDA技术及应用教程(高等院样EDA系列教材) 相关资料

插图：（2）采用系统早期仿真在系统设计过程中进行了3级仿真，即行为级仿真、RTL级仿真和门级仿真，从而可以在系统设计早期发现设计中存在的问题，这样就可以大大缩短系统的设计周期，降低费用。（3）降低了硬件电路设计的难度在使用传统的硬件电路设计方法时，往往要求设计人员设计电路前应写出该电路的逻辑表达式和真值表（或时序电路的状态表），然后进行化简等，这一工作是相当困难和繁杂的，特别是在设计复杂系统时，工作量大也易出错。如采用HDL，就可免除编写逻辑表达式或真值表的过程，使设计难度大幅度下降，从而缩短设计周期。（4）主要设计文件是用HDL编写的源程序在传统的硬件电路设计中，最后形成的主要文件是电路原理图，而采用HDL设计系统硬件电路时，主要的设计文件是用HDL编写的源程序。用HDL的源程序作为归档文件有很多好处：一是资料量小，便于保存；二是可继承I生好，当设计其他硬件电路时，可以使用文件中的某些库、进程和过程程序；三是阅读方便，阅读程序很容易看出某一硬件电路的工作原理和逻辑关系，而阅读电原理图，推知其工作原理需要较多的硬件知识和经验，而且看起来也不那么一目了然。如果需要，也可以将HDI编写的源程序转换成电原理图形式输出。自顶向下的层次化设计方法，只有在EDA技术得到快速发展和成熟应用的今天才成为可能，自顶向下的层次化设计方法的有效应用必须基于功能强大的EDA工具，具备集系统描述、行为描述和结构描述功能为一体的硬件描述语言（HDL），以及先进的.ASIC制造工艺和：FPGA／CPLD开发技术。当今，自顶向下的层次化设计方法已经是EDA技术的首选设计方法，是FPGA／CPLD开发的主要设计方法。 2.基于IP的设计 一个较复杂的数字系统往往由许多功能模块构成，而设计者的新思想往往只体现于部分单元之中，其他单元的功能则是通用的，如FFT、FIR、IIR、Viterbi译码、PCI总线接口、调制解调和信道均衡等。这些通用单元具有可重用性，适用于不同的系统。：FPGA厂家及其第3方预先设计好这些通用单元并根据各种FPGA芯片的结构对布局和布线进行优化，从而构成具有自主知识产权的功能模块，称之为IP（Intellectual Property）模块，也可称为IP核（IP Core）。IP模块可分为硬件IP（Hard IP）模块、软件IP（Soft IP）模块和固件IP（Firm IP）模块3种。硬件IP模块已完成了布局布线和功能验证，并将设计

 2/2   首页 上一页 1 2

工业技术 电子通信 基本电子电路

在线阅读